[elektro-etc] Rele

[Karoly Kovacs]

Mi lenne, ha Logic-Level FET-et hasznalnal? Azzal vegkepp semmi gond nincs.
Altalaban benne van minden vedo diofa is, szoval nyicsevo probljem.
Arban sem sokban kulonbozik.

Karoly

On 04.01.2011 19:18, Hofferek Attila wrote:
> 2011.01.04. 19:13 keltezéssel, Xorn írta:
>> Na, kezd korvonalazodni a megoldas, de tovabbra is varom az epito
>> jellegu kritikat. :-)
>>
>> Tehat nyomogomb, onnan RC + Schmitt-triggeres inverter prellmentesites
>> celjabol. Az megy a 4017 clock labara, 0-s kimenet log a levegoben,
>> 1-2-es kimeneteket fogom hasznalni, 3-as kimenet a resetre kotve.
>>
>> Innen ket folytatas lehetseges. Vagy egy tranzisztor, mint pl. BC548,
>> majd utana egy 12V-os rele, vagy pedig egy FET, ami tartosabban is
>> elbir 3A rezisztiv terhelest.
>>
>> A kerdes az, hogy a FET-es megoldasnak van-e valami hatulutoje? Itt
>> pl. arra gondolok, hogy a 4017 kimenete eleg-e a FET-et meghajtani,
>
> Boven, a fetnek elmeletileg nem szukseges aram a meghajtasahoz, 
> gyakorlatilag is nagyon kicsi.
>
>> ill. mivel az invertereket hatosaval csomagoljak DIP-14-be es boven
>> van folosben, lehet-e mondjuk azokat felhasznalva kicsit "felturbozni"
>> a meghajtast, ami mar eleg a FET-nek? A 4017 magaban 1-2 mA-t ad csak
>> kifele a kimeneten, homerseklettol fuggoen. Utana meg az is kerdes,
>> hogy P vagy N csatornas FET kell nekem? Jo a logikam, ha a 4017
>> kimenetere rakotok egy invertert, majd egy P-csatornas FET source-ra
>> 12V, drainre a futoszal, a gate-re meg az inverter kimenete, ami 0-ba
>> fog menni akkor, ha a kimenet magasba all?
>
> Nem kell valami fel-lehuzo ellenallas? Mindket allapotban hatarozott a 
> kimenet szintje?
>
>